Книга "Практикум по проектированию" А.Х. Мурсаева (2017 год) посвящена изучению основных принципов проектирования дискретных логических устройств на языке VerilogHDL (VHDL) и SystemVerilog.
В книге рассматривается полный цикл проектирования, начиная от создания описания устройства посредством языка Verilog (VHDL), моделирования модели на самом легком в использовании языке верификации – SystemVerilog – до оценки правильно ли функционируют реализованные устройства в реальном мире на чисто интегрированной части от контроллера до микрочипа.
Таким образом, книга описывает и объясняет весь спектр знаний необходимый для начинающих разработчиков, которые хотят научиться проектировать электронные устройства на практике с использованием новейших методов и навыков в области систем версификации (Verilog и SystemVerilog). Автор книги, А. Х Мурсаев, является специалистом в этой области и делится своим многолетним опытом с учениками, помогая им освоить и закрепить ключевые навыки проектирования, чтения и понимания программных модулей и основных концепций логики спроектированного устройства.
Язык и программа VHDL предложены для начального изучения систем проектирования и программного обеспечения (направление «Информатика и автоматизированные системы»); язык SystemVerilog предназначен преимущественно для подготовки инженеров в сферах разработки аппаратуры и ее тестирования на реальных аппаратах.
Приведены основные разнообразные этапы проектирования цифровых схем с помощью языков проектирования and так далее SystemVerilog; наблюдается создание the специфики, software simulation, накладывается downgrade actual chip, retumping и т.д.; описание проводится сопровождаемый открытиями в отношении практического знания отдельности разных этапов приборы.
Электронная Книга «Практикум по проектированию на языках VerilogHDL и SystemVerilog» написана автором А. Х. Мурсаев в году.
Минимальный возраст читателя: 0
Язык: Русский
ISBN: 978-5-8114-7341-0
Описание книги от А. Х. Мурсаев
Представлены основные этапы проектирования дискретных устройств с использованием языков проектирования и верификации Verilog HDL и SystemVerilog: создание описания, моделирование, имплементация в реальную микросхему и отладка. Изложение сопровождается рекомендациями по практическому освоению различных этапов методики проектирования. Предназначено для студентов, обучающихся по направлению «Информатика и вычислительная техника» и других специальностей, связанных с разработкой цифровых устройств и систем.
